ای آر پایانامه

 

مقاله A PowerدرEfficient Successive Approximation ADC Using an Improved Control Logic Circuit word دارای 4 صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله A PowerدرEfficient Successive Approximation ADC Using an Improved Control Logic Circuit word کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.

این پروژه توسط مرکز مرکز پروژه های دانشجویی آماده و تنظیم شده است

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله A PowerدرEfficient Successive Approximation ADC Using an Improved Control Logic Circuit word ،به هیچ وجه بهم ریختگی وجود ندارد

---

بخشی از متن مقاله A PowerدرEfficient Successive Approximation ADC Using an Improved Control Logic Circuit word :

سال انتشار: 1391
محل انتشار: بیستمین کنفرانس مهندسی برق ایران
تعداد صفحات: 4
چکیده:

In this paper a new control logic circuit for successive approximation register analog-to-digital converter (SA-ADC) is proposed. In the proposed digital circuit architecture, thenumber of flip-flops is reduced and the flip-flops do not need set and reset nodes. The simulation results of a 5-bit, 100 MS/s ADCin a 0.18-m technology show that the digital power consumption of the proposed structure is reduced by a factor of 17% and the overall power consumption is reduced around 10% incomparison with the conventional counterpart.

 

 

کلمات کلیدی :